⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-217815

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)9月27日

G 05 F 3/16

7319-5H

審査請求 未請求 発明の数 4 (全18頁)

公発明の名称 低電力、低出力インピーダンスオンチップ電圧基準発生器

②特 願 昭61-47157

20出 願 昭61(1986)3月3日

の発明者 リー・リン・シュー アメリカ合衆国、カリフオルニア州、ミルピタス ロウ

ン・ツリー・コート、204

79発 明 者 タイ・チン・シュウ アメリカ合衆国、カリフオルニア州、サン・ホセ ポータ

ー・レイン、240

⑫発 明 者 パトリツク・チャン アメリカ合衆国、カリフオルニア州、クーパテイノ オー

ルド・タウン、929

印出 願 人 アドバンスト・マイク アメリカ合衆国、カリフオルニア州、サニイベイル ピ

ロ・ディバイシズ・イ イ・オウ・ボツクス・3453、トンプソン・プレイス、901

ンコーポレーテツド

砂代 理 人 弁理士 深見 久郎 外2名

明細・普

1. 発明の名称

低電力、低出力インピーダンスオンチップ電圧 基準発生器

2. 特許請求の範囲

(1) 高出力インピーダンス電圧基準発生器の出力端子からVREFIN信号を受入れ、かつ大きさがVREFINの大きさにほぼ等しいVREFOUT信号を与える、高電流駆動能力を有する低電力、低出力インピーダンスオンチップ電圧基準発生器であって、

高出力インピーダンス電圧基準発生器の出力端子に結合される入力端子を有する、第1複数個の相互に接続されたトランジスタを含む前置増幅器を備え、前記前置増幅器は、電流の実質的な量が前記高出力インピーダンス電圧基準発生器の出力端子へまたは出力端子から流れるのを防ぎ、かつ第1および第2前置増幅器出力信号を与え、

前記第1および第2前置増幅器出力にそれぞれ

結合される第1および第2入力を有する第2複数個の相互に接続されたトランジスタを含み、かつ出力段出力端子でVREFOUT信号を与え、かつ高ソース/シンク電流駆動能力および低出力インピーダンスを与える、ソースフォロア出力段、および

電力放散を最少にするために、前記第1および 第2の複数のトラジスタをサブスレッショウルド 領域でバイアスする手段をさらに備える、電圧基 準発生器。

(2) 前記パイアス手段は、

型前記第1複数個のトランジスタを含む回路であるカレントミラーを備える、特許請求の範囲第1項記載の電圧基準発生器。

- (3) 前記カレントミラーは、整合された1 対のトランジスタを含む、特許請求の範囲第2項 記載の電圧基準発生器。
- (4) 前記整合された対の前記トランジスクは、前記カレントミラーの電流の流れをサブスレッショウルドレベルまで減じるためにズケールさ

れる、特許請求の範囲第 3 項記載の電圧基準発生 器。

(5) 高出力インピーダンス電圧基準発生器の出力端子からV_{REFIN}信号を受入れ、かつ大きさがV_{REFIN}の大きさにほぼ等しいV_{REOUT}信号を与える、高電流駆動能力を有する低電力、低出力インピーダンスオンチップ電圧基準発生器であって、

高出力インピーダンス電圧基準発生器の出力端子に結合される人力端子を有する、第1複数個の相互に接続されたトランジスタを含む前置増幅器を備え、前記前置増幅器は、電流の実質的な量が前記高出力インピーダンス電圧基準発生器の出力端子へまたは出力端子から流れるのを防ぎ、かつ第1および第2前置増幅器出力信号を与え、

前記第1および第2前置増幅器出力に結合される第1および第2入力、および第1および第2出力端子を有する、第2複数個の相互に接続されたトランジスタを含む分離段をさらに備え、前記分

記載の電圧基準発生器。

- (8) 前記整合された対の前記トランジスタは、前記カレントミラーの電流の流れをサプスレッショウルドレベルまで減じるためにスケールされる、特許請求の範囲第7項記載の発明。
- (9) 高出力インピーダンス電圧基準発生器の出力端子からV_{REFIN}信号を受入れ、かつ大きさがV_{REFIN}の大きさにほぼ等しいV_{REFOUT}信号を与える、高電流駆動能力を有する低電力、低出力インピーダンスオンチップCMOS電圧基準発生器であって、

高出力インピーダンス電圧基準発生器の出力端子に結合される入力端子を有する、第1複数個の相互に接続されたPMOSおよびNMOSトランジスタを含むCMOS前置増幅器を備え、前記前置増幅器は、電流の実質的な量が前記高出力インピーダンス電圧基準発生器の出力端子へまたは出力端子から流れるのを防ぎ、かつ第1および第2前置増幅器出力端子でそれぞれ第1および第2前

離段は、出力電圧の跳ね返りの影響から前記前置 増幅器を分離し、かつ電圧基準発生器の電流駆動 能力を増加させ、

前記第1および第2分離段出力にそれぞれ結合される第1および第2人力を有する、第3複数個の相互に接続されたトランジスタを含み、かつ出力段出力端子でVREFOUT信号を与え、かつ高ソース/シンク電流駆動能力、および低出力インピーダンスを与えるソースフォロア出力段、および

電力放散を最少にするために、前記第1、第2 および第3の複数のトランジスタをサブスレッショウルド領域でバイアスする手段をさらに備える、 電圧基準発生器。

(6) 前記パイアス手段は、

前記第1複数個のトランジスタを含む回路であるカレントミラーを備える、特許請求の範囲第5項記載の電圧基準発生器。

(7) 前記カレントミラーは、整合された 1 対のトランジスタを含む、特許請求の範囲第 6 項

前記第1および第2前置増幅器出力にそれぞれ 結合される第1および第2入力を有する、第2複数個の相互に接続されたPMOSおよびNMOSトランジスタを含み、出力段出力端子でVREFOUT信号を与え、かつ高ソース/シンク電流駆動能力および低出力インピーダンスを与える、CMOSソースフォロア出力段、および

電力放散を最少にするために、前記第1 および 第2 複数のトランジスタをサブスレッショウルド 領域でパイアスする手段をさらに備える、CMO S電圧基準発生器。

(10) 前記パイアス手段は、

前記第1複数個のトランジスクを含む回路であるCMOSカレントミラーを備える、特許請求の 範囲第9項記載のCMOS徴圧基準発生器。

- (11) 前記カレントミラーは、整合された 1対のトランジスタを含む、特許請求の範囲第9 項記載のCMOS戒圧基準発生器。
- (12) 前記整合された対のトランジスタの W/L比は、前記カレントミラーの弔流の流れを

サブスレッショウルドレベルまで減じるためにスケールされる、特許請求の範囲第 1 1 項記載の C M O S 電圧基準発生器。

(13) 前記低出力インピーダンス電圧基準 発生器は、外部電源のV_{CC}および接地端子に接 続され、前記CMOSカレントミラーは、第1お よび第2の相互に接続された直列回路を含み、前 記第1回路は、

V_{CC} 端子に接続されるソース端子、および第 1 回路接続点に接続されるドレイン端子を有する 第 1 P M O S トランジスタ、および

前記第1回路接続点に接続されるドレイン端子、 および第2回路接続点に接続されるソース端子を 有する第2NMOSトランジスタを備え、前記高 出力インピーダンス電圧基準発生器の出力端子は また、前記第2回路接続点に結合され、

前記第2回路接続点に接続されるソース端子、 および第3回路接続点に接続されるドレイン端子 を有する第3PMOSトランジスタ、および

前記第3回路接続点に接続されるドレイン端子、

前記第6トランジスタのゲートは前記第1接続点 に結合され、

前記第5接続点に接続されるソース端子、および第6回路接続点に接続されるドレイン端子を有する第7PMOSトランジスタを備え、前記第7トランジスタのゲートは前記第3接続点に結合され

前記第6接続点に接続されるドレイン端子、および接地端子に接続されるソース端子を育する第8NMOSトランジスタをさらに備え、前記第6接続点は前記第4トランジスタのゲートに結合され、

前記第5 P M O S トランジスタは、ダイオード 構成で接続され、そのゲートは前記第 4 回路接続 点に接続され、

前記第8NMOSトランジスタは、ダイオード 構成で接続され、そのゲートは前記第6回路接続 点に接続され、

前記第1および第5、第2および第6、第3および第7、および第4および第8トランジスタは、

および接地端子に接続されるソースを有する第4 NMOSトランジスタをさらに含み、

前記第2NMOSトランジスタは、ダイオード 構成で接続され、そのゲートは前記第1回路接続 点に接続され、

前記第3PMOSトランジスタは、ダイオード 構成で接続され、そのゲートは前記第3回路接続 点に接続され、

前紀第1および第3回路接続点は、前記前置増 幅器のそれぞれ第1および第2出力端子であり、 かつ

前記第2直列回路は、

V_{CC}端子に結合されるソース端子、および第4回路接続点に接続されるドレイン端子を有する第5PMOSトランジスタを備え、前記第4回路接続点は、前記第1トランジスタのゲートに結合

前記第4回路接続点に接続されるドレイン端子、 および第5回路接続点に接続されるソース端子を 有する第6NMOSトランジスタをさらに備え、

整合されたトランジスタの対であり、かつ

前記第1および第3接続点は、第1および第2 前置増幅器出力端子である、特許請求の範囲第1 2項記載のCMOS電圧基準発生器。

- (14) 前記第1および第5、および第4および第8トランジスクのW/L比は、前記第1および第2回路を介する電流の流れをサブスレッショウルドレベルまで減じるためにスケールされる、特許請求の範囲第13項記載のCMOS電圧基準
- (15) V_{FEFIN}の大きさは、V_{PP}の 絶対値とV_{CC} - V_{TN}との間にある、特許請求 の範囲第14項に記載のCMOS電圧基準発生器。
- (16) V_{CC}が第1から第2レベルまで協れるとき、誤った出力状態での第1および第3接統点のトラッピングを防ぐ手段をさらに備える、特許請求の範囲第15項記載のCMOS電圧基準発生器。
 - (17) 前記防止手段は、

高出力インピーダンス電圧基準発生器の出力端

子を前記第1接続点に結合する、第1コンデンサ C₁、

高出力インピーダンス電圧基準発生器の出力端 子を前記第3接続点に結合する、第2コンデンサ C。、

および前記第 5 接続点を接地端子に結合する、 第 3 コンデンサ C 3 を備える、特許額求の範囲第 1 6 項記載の C M O S 電圧基準発生器。

(18) 前記防止手段は、

前記第4接続点と第6接続点との間で電荷を転送する手段を備える、特許請求の範囲第16項記載のCMOS電圧基準発生器。

(19) 前記転送手段は、

前記第4および第6接続点に接続する電荷ポンプ回路を備える、特許請求の範囲第18項記載のCMOS電圧基準発生器。

(20) 前記出力段は、直列回路であり、

V_{CC}端子に接続されるドレイン端子、第7回 路接続点に接続されるソース端子、および前記第 1回路接続点に接続されるゲートを有する第9N

前記第 3 接続点を接地端子に結合する第 5 コンデンサ C 5 を確える、特許請求の範囲第 2 1 項記 (MOS) 載の選圧基準発生器。

(23) 高出力インピーダンス電圧基準発生器の出力端子からV_{REFIN}信号を受入れ、かつ大きさがV_{REFIN}の大きさにほぼ等しいV R_{EFOUT}信号を与える、高電流駆動能力を有する低電力、低出力インピーダンスオンチップC MOS電圧基準発生器であって、

高出力インピーダンス電圧基準発生器の出力端子に結合される入力端子を有する、第1複数個の相互に接続されたPMOSおよびNMOSトランジスタを含む、CMOS前置増幅器を備え、前記前置増幅器は、確流の実質的な量が前記高出力インピーダンス電圧基準発生器の出力端子へまたは出力端子から流れるのを防ぎ、かつ第1および第2前置増幅器出力端子でそれぞれ第1および第2前電機幅器出力を与え、

前記第1および第2前置増幅器出力に結合される第1および第2入力、および第1および第2出

MOSトランジスタ、および

前記第7回路接続点に接続されるソース端子、 接地端子に接続されるドレイン端子、および前記 第3回路接続点に接続されるゲートを有する第1 0PMOSトランジスタを備え、

前記第2および第9トランジスタは、整合されたトランジスタの対であり、かつ前記第3および前記第10トランジスタは、整合されたトランジスタの対であり、かつ前記第9および第10トランジスタのW/L比は、前記第3および第4トランジスタのW/L比からスケールアップされる、特許請求の範囲第16項記載のCMOS電圧基準発生器。

(21) 前記第1および第3接続点を出力電圧の跳ね返りの影響から分離する手段をさらに確える、特許請求の範囲第20項記載のCMOS電圧基準発生器。

(22) 前記分離手段は、

前記第1接続点を接地端子に結合する第4コンデンサC4、および

力端子を有する、第2複数個の相互に接続された PMOSおよびNMOSトランジスタを含むCM OS分離及をさらに備え、前記分離及は、出力電 圧の跳ね返りの影響から前記前置増幅器を分離し、 かつ電圧基準の電流駆動能力を増加させ、

前記第1および第2分離欧出力にそれぞれ結合される第1および第2入力を有する、第3の複数の相互に接続されたPMOSおよびNMOSトランジスクを含み、出力欧出力端子でVREFOUT信号を与え、かつ高ソース/シンク電流駆動能力、および低出力インピーダンスを与える、CMOSソースフォロア出力段、および

電力放散を最少にするために、前記第1、第2 および第3の複数のトランジスタをサブスレッショウルド領域でバイアスする手段をまたさらに備える、CMOS電圧基準発生器。

(24) 前記パイアス手段は、

前紀第1複数個分のトラジスタを含む回路である СMOSカレントミラーを飼える、特許請求の範 開第23項記載のCMOS電圧基準発生器。 (25) 前記カレントミラーは、整合された 1対のトランジスタを含む、特許請求の範囲第2 4項記載のCMOS電圧基準発生器。

(26) 前記整合された対のトランジスタのW/L比は、前記カレントミラーの電流の流れをサプスレッショウルドレベルまで減じるためにスケールされる、特許請求の範囲第25項記載のCMOS電圧基準発生器。

(27) 前記低出力インピーダンス電圧基準 免生器は、外部電級のV_{CC}および接地端子に接 統され、かつ前記CMOSカレントミラーは、第 1 および第2の相互に接続された直列回路を含み、 前記第1回路は、

V_{CC}端子に接続されるソース端子、および第 1回路接続点に接続されるドレイン端子を育する 第1PMOSトランジスタおよび、

前記第1回路接続点に接続されるドレイン場子、 および第2回路接続点に接続されるソース端子を 有する第2NMOSトランジスタを備え、前記高 出力インピーダンス電圧基準発生器の出力端子は

接続点は、前記第1トランジスタのゲートに結合 され、

前記第4回路接続点に接続されるドレイン端子、および第5回路接続点に接続されるソース端子を有する第6NMOSトランジスタをさらに備え、前記第6トランジスタのゲートは、前記第1接続点に結合され、

前記第 5 接続点に接続されるソース端子、および第 6 回路接続点に接続されるドレイン端子を有する第 7 P M O S トランジスタを備え、前記第 7 トランジスタのゲートは前記第 3 接続点に結合され、

前紀第 6 接続点に接続されるドレイン端子、および接地端子に接続されるソース端子を有する第 8 NMOSトランジスタをさらに備え、前記第 6 接続点は、前記第 4 トランジスタのゲートに結合され、

前記第5 P M O S トランジスタは、ダイオード 構成で接続され、そのゲートは前記第 4 回路接続 点に接続され、 また、前記第2回路接続点に結合され、

前記第2回路接続点に接続されるソース端子、 および第3回路接続点に接続されるドレイン端子 を有する第3PMOSトランジスク、および

前記第3回路接続点に接続されるドレイン端子、 および接地端子に接続されるソース端子を有する 第4NMOSトランジスタをさらに備え、

前紀第2NMOSトランジスタは、ダイオード 構成で接続され、そのゲートは前記第1回路接続 点に接続され、

前記第3PMOSトランジスタは、ダイオード 構成で接続され、前記トランジスタのゲートは、 前記第3回路接続点に接続され、

前記第1および第3回路接続点は前記前置増幅 器のそれぞれ第1および第2出力端子であり、かっ

前記第2直列回路は、

V_{CC}端子に結合されるソース端子、および第 4回路接続点に接続されるドレイン端子を有する 第5PMOSトランジスタを備え、前記第4回路

前記第8NMOSトランジスタは、ダイオード 構成で接続され、そのゲートは前記第6回路接続 点に接続され、

前記第1および第5、第2および第6、第3および第7、および第4および第8トランジスタは、整合されたトランジスタの対であり、かつ

前記第1および第3接続点は、第1および第2 前置増幅器出力端子である、特許請求の範囲第2 6項記載のCMOS電圧基準発生器。

(2.8) 前記出力段は、直列回路であり、

V_{CC}端子に接続されるドレイン端子、および 第7回路接続点に接続されるソース端子を有する 第9NMOSトランジスクを備え、前記第7接続 点は、前記ソースフォロアの出力端子であり、か

前記第7回路接続点に接続されるソース端子、および接地端子に接続されるドレイン端子を有する第10PMOSトランジスタをさらに備える、特許請求の範囲第27項記載のCMOS電圧基準発生器。

(29) 直列回路である分離段をさらに含み、

V_{CC} 端子に接続されるソース端子、第9回路接続点に接続されるドレイン端子、および前記第4回路接続点に接続されるゲートを有する第13 PMOSトランジスタ、

前記第9回路接続点に接続されるドレイン端子、 および第10回路接続点に接続されるソース端子 を有する第14NMOSトランジスタ、

前記第10回路接続点に接続されるソース端子、および第11回路接続点に接続されるドレイン端子を有する第15PMOSトランジスタ、および前記第11回路接続点に接続されるドレイン端子、接地端子に結合されるソース端子、および前記第6回路接続点に結合されるゲートを有する第16NMOSトランジスタを備え、

前記第14トランジスタは、ダイオード構成で 接続され、そのゲートは前記第9回路接続点に接 続され、

第15トランジスタは、ダイオード構成で接続 され、そのゲートは前記第11回路接続点に結合

- (30) 前記第1および第5、および第4および第8トランジスタのW/L比は、前記第1および第2回路を介する電流の流れをサプスレッショウルドレベルまで減じるためにスケールされる、特許請求の範囲第29項記載のCMOS電圧基準発生器。
- (31) V_{REFIN}の大きさは、V_{TP}の 絶対値とV_{CC}-V_{TN}との間にある、特許請求 chos の範囲第30項記載の電圧基準発生器。
- (32) V_{CC}が第1から第2レベルまで揺れるとき、誤った出力段での第1および第3接続点のトラッピングを防ぐ手段をさらに確える、特許請求の範囲第31項記載のCMOS電圧基準発生器。
 - (33) 前紀防止手段は、

高出力インピーダンス電圧基準発生器の出力増 子を前記第1接続点に結合する第1コンデンサC

高出力インピーダンス電圧基準発生器の出力端 子を前記第3接続点に結合する第2コンデンサC され、

前記第1および第13トランジスタ、前記第2 および第14トランジスタ、前記第3および第1 5トランジスタ、および前記第4および第16ト ランジスタは、整合されたトランジスタの対であり、

前記第9および第11接続点は、前記分離段の第1および第2出力端子であり、

前記第9接続点は、前記第9トランジスタのゲートに結合され、かつ前記第11接続点は、前記第10トランジスタのゲートに結合され、前記第9および第10トランジスタのゲートは、前記ソースフォロアの入力増子であり、

前記第9および第14、および第10および第 15トランジスタは、整合されたトランジスタの 対であり、かつ

前記第9および第10トランジスタのW/L比は、第13および第14トランジスタのW/Lに対してスケールアップされる、特許請求の範囲第28項記載のCMOS電圧基準発生器。

2

前記第 5 接続点を接地端子に結合する第 3 コンデンサ C 3 を備える、特許請求の範囲第 3 2 項記 (<u>VIOS</u>) 載の電圧基準発生器。

- (34) 前記防止手段は、前記第4と第6接 続点との間で電荷を転送する手段を備える、特許 請求の範囲第33項記載のCMOS電圧基準発生 器。
 - (35) 前記転送手段は、

前記第4および第6接続点を接続する電荷ポンプ 回路を備える、特許請求の範囲第34項記載のC MOS電圧基準発生器。

(38) 前記分離回路は、

前記第 9 接続点を接地端子に結合する第 4 コンデンサ C A 、および

前記第11接続点を接地端子に結合する第5コンデンサC s をさらに備え

C 4 および C 5 は、出力の跳ね返りを減結合する、特許請求の範囲第35項記載の C M O S 電圧 基準発生器。

3. 発明の詳細な説明

発明の分野

この発明は、一般に、低電力電圧基準発生器に関するものであり、さらに特定的に含えば、集積 回路(IC)チップ上に形成される低電圧基準ド ライバに関するものである。

先行技術の説明

調整電源は、多くの電子工学のシステムで必要とされる。半導体ICチップ上に製造されるシステムでは、電圧基準発生器は、一般に、チップより離れて構成されている。オンチップ電圧基準発生器が最近開発されており、たとえばティビディス(Tsividis)他による、「CMOS電圧基準発生器」という題の論文、IEEE・J・ソリッド・ステイト・サーキット(JEEE J.

Solid State Circuits), 第SC-13巻, 第6号, 1978年12月, 7 74-778頁、およびブラウシールド (Bla ushild) による、「新NMOS温度安定電 圧基準発生器」という題の論文, 第SC-13巻,

準ドライバを必要とする。たとえば、ICメモリアレイでは、この電流は、メモリアレイのピットラインおよび蓄積コンデンサを、必要な基準常圧に充電することが必要とされる。良好なドライバの特性を成し遂げるために、電圧基準発生器は、低出力インピーダンスを有しなければならない。

電圧基準発生器および負荷抵抗器の出力インピーダンスは、抵抗性電圧ドライバ回路を形成する。ドライバが電流を負荷に与えていれば、ドライバからの出力電圧は、出力インピーダンスを掛けた電流に等しい量だけ減少される。したがって、低出力インピーダンスは、安定電圧基準発生器を提供し、かつ高電液を与えることが必要とされる。

さらに、低出力インピーダンス電圧基準ドライバはまた、低RC充電時間を与え、ここでRは電圧基準発生器の出力インピーダンスであり、かつ CはIC回路の静電容量である。この低充電時間は、構成している高速メモリアレイ、および他の IC高速回路にとって非常に重要である。

したがって、IC装置の業界において、低電力、

第6号,1978年12月,767-773頁に 説明されている。しかしながら、これらの論文に 説明される電圧基準発生器のいずれも、低電力で の低出力インピーダンスを特徴としていない。

参照したティビディス他は、774頁で、CMOS電圧基準発生器のいくつかの利点を説明している。これらの利点の中には、CMOS設計は、回路設計者の自由にバイポーラ装置を置くということ、およびサプスレッショウルド領域で動作されるとき、温度に反応しない基準発生器を提供するということがある。

最近、CMOSダイナミックRAM集積回路は、 消費電力を減じるように開発されてきている。これらのシステムで利用される電圧基準発生器は、 非常に低い電力を放散させ、そのためCMOS DRAMの全体の低消費電力は、著しく劣化されないということが非常に重要である。

これらのICメモリ回路アレイ、および多くの他のICシステムは、基準電圧を変化させることなく電流の高レベルを与えることが可能な電圧基

低出力インピーダンス、オンチップ電圧基準発生 器の大きな必要がある。

発明の概要

この発明は、CMOS、低電力、低出力インピ ーダンス、オンチップ電圧基準発生器を提供する ことである。この発明は、高出力インピーダンス オンチップ電圧基準発生器の出力端子に結合され る前置増幅器を含む。この前置増幅器は、サブス レッショウルド領域で前置増幅器のMOSトラン ジスタをパイアスする、特定のCMOS整合カレ ントミラー構成を含む。サブスレッショウルド領 域での低流の流れは最少であるので、前置増幅器 は、非常に低い電力を放散させる。さらに、この 低電流は、高出力インピーダンス電圧基準発生器 の出力インピーダンスを効果的に分離する。高出 カインピーダンス端子への、またはからのかなり の電流の流れを防ぐことによって、高出力インピ ーダンス電圧基準発生器に関連する有害な効果、 すなわち出力電圧の変動、およびRC電荷時定数 の増加が減少される。

ソースフォロア出力段の重要な特性は、低出力インピーダンスである。したがって、ソースフォロア出力段の出力端子での電圧(V_{REFOUT})は、 V_{REFIN} の大きさにほぼ等しく、かつソースフォロア出力段の低出力インピーダンスのため、この発明のシステムは、 V_{REFOUT} の値

整合される。ソースフォロア出力段のトラジスタのチャンネルのW/L比は、前置増幅器のトランジスタのW/L比からスケールアップされ、電流ドライバ静電容量を与える。

この発明の一局面によると、VREFINの値は、供給電圧V_{CC}の予め定められた分数、たとえば1/2である。CMOSカレントミラーの接続点上の電荷形成が、間違ったレベルに前置増幅器で圧出力を閉じ込めるのを防ぐ回路構成が提供される。一実施例では、電荷ポンプは、電荷形成を防ぐ。さらに、閉じ込めないようにするために、VREFIN入力を前置増幅器出力端子に結合するコンデンサが提供される。

この発明の他の実施例では、ソースフォロア出力段を前置増幅器に結合するために、CMOS分離及が利用される。分離及のトラジスタは、前置増幅器のトランジスタに整合され、かつサブスレッショウルド領域でバイアスされる。出力及トランジスタのW/L比からスケールアップされ、電流を増

を変化させることなく、または出力負荷に充電するのに必要なRC時定数を増加させることなく、 駆動電流を与える。

この発明の一局面によると、前置増幅器は、CMOSカレントミラー構成を含み、高出力インピーダンス電圧基準発生器の出力端子れる。トラは続きれる。トラは様にない。というではは、サブスクのW/L比は、サブスクのW/L比は、サブスクでイアスするためででない。というでは、サブスクででは、トランジスクでのソース・ドレインでは、トランジスクでのカールとは、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルドが、カウルには、カウルでは、カウルでは、カウルには、カウルが、実質的に対応では、大力な、大力を終れる。大変を生器の出力端子へまたは出力端子から流れない。

ソースフォロア出力及はまた、設計されたNMOSおよびPMOSトランジスタを含み、そのためその動作特性は、前置増幅器のトランジスタと

加させ、出力段を駆動する。さらに、分離段は、 前置増幅器から出力フィードバック信号を減結合 する。

好ましい実施例の詳細な説明

この発明は、オンチップ、低出力インピーダンス、CMOS基準電圧発生器、および電流ドライバを提供する。

第1図は、標準電圧基準発生器の等価回路の概略図である。電圧基準発生器10は、電圧基準出力インピーダンス(20)14に直列に接続される理想的な電圧級12によって表わされる。電圧基準発生器によって与えられる基準電圧(V_{RE} F I_{N})は、基準ソース出力端子16で与えられる。出力端子16は、負荷に接続され、この図面では、負荷抵抗器(R_L)18および負荷コンデンサ(C_L)20によって表わされる。

この発明に関連して、R_LおよびC_L18および20は、ICメモリアレイのピットラインおよびメモリセルの抵抗および静電容量を表わす。高出力インピーダンスの欠点を、これに関連して説

明する。まず、コンデンサCLを充根するために、 電流が負荷抵抗器 18を介して与えられていると き、出力インピーダンス2014および負荷抵抗 器RL18によって形成される抵抗性回路期は、 哉圧駆動回路綱を形成する。したがって、∇RE FINの値は、与えられた電流の大きさに出力イ ンピーダンス2014の大きさを掛けたものに等 しい項だけ、 V_{REF} と異なる。したがって、VREFINは、安定値を有さず、しかも電流基準 10によって与えられる電流に比例して変動する。 次に、負荷コンデンサ20CLを充電する時間は、 2₀14とR₁18との和に依存し、かつ出力イ ンピーダンスZOの大きさに比例して増加される。 この状況では、CL20は、メモリアレイでのメ モリセルの静電容量を表わすため、コンデンサC 1.20を充電または放電するのに必要な時間の増 加は、メモリのアクセスタイムを減速し、それに よってその効率を減じる。

第2図は、この発明のブロック図である。第2 図を参照すると、高出力インピーダンス電圧基準

第3図は、この発明の実施例の回路図であり、分離段42は省略されている。第3図を参照すると、V_{CC}端子56と接地端子58との間の第1直列回路60は、4つのMOSトランジスクを含む。第1回路60は、第1PMOSトランジスク

発生器 1 0 の出力端子 1 6 は、CMOS前置増幅 器32の入力30に接続される。CMOS前置増 幅器32は、第1および第2前置増幅器出力34 および36で、第1および第2出力信号を発生さ せ、それらの信号は、分離段42の第1および第 2人力端子38および40に粘合される。分離段 4 2 は、 第 1 および 第 2 出力 端子 4 4 および 4 6 で、第1および第2分離段出力信号を発生させ、 それぞれの信号は、ソースフォロア出力段52の 第1および第2人力端子48および50に結合さ れる。ソースフォロア出力段52は、その出力増 子54で、出力信号を発生させる。高出力インピ ーダンス電圧基準発生器10、前置增幅器32、 分離段42、およびソースフォロア52は、外部 電顔(示されていない)のVcc56および接地 端子58に各々結合される。

CMOS前置増幅器32は、高出力インピーダンス電圧基準発生器10の出力端子16へまたは出力端子から、電流IOが実質的に流れないように構成される。したがって、上で説明した、出力

6 8 を含み、そのソースは V _{C C} 端子 5 6 に接続 され、かつそのドレインは第1接続点70に接続 される。第1接続点70は、第2NMOSトラン ジスタ12のドレイン端子に結合され、かつまた **第2トランジスタ12のゲートに結合され、一方** 第2トランジスタ12のソース端子は第2接続点 7.3に結合される。高出力インピーダンス電圧基 準発生器10の出力端子16は、第1回路60の 第2接続点73に結合される。第2接続点73は、 第3PMOSトランジスタ14のソース端子に結 合され、第3ランジスタ74のドレインは第3接 統点 7 6 に接続され、かつまた第 3 トランジスタ 74のゲートは第3接続点76に接続される。最 後に、第4NMOSトランジスタ78のドレイン 蟾子は、第3接続点76に接続され、一方ソース 端子は外部電源の接地端子58に接続される。

第2トランジスタ72は、ダイオード構成で接続される。第2トランジスタ72のドレインとソース(第1接続点70と第2接続点73)との間の電圧差(Vp.s.)は、ゲートがドレインに結合

されるため、ゲートとソース(第2接 統点 73)との間の電圧差(V_{CS})に等しい。第2トランジスタ 72は、 V_{CS} が V_{TN} (第2NMOSトランジスタ 72のしきい値電圧)に等しいとき導通する。したかって、 V_{DS} が V_{TN} に等しいとき、第2トランジスタ 72 は導通し、かつ第1接 続点 70 での電圧、 V_{REFIN} + V_{TN} に等しい V_{CI} を保持する。対応して、 V_{CI} での V_{CI} を保持する。対応して、 V_{CI} を保持する。対応して、 V_{CI} を保持する。対応して、 V_{CI} を保持する。

前置増幅器 3 2 は、第 2 直列回路 7 9 をさらに含む。第 5 P M O S トランジスタ 8 0 は、 V C C 端子 5 6 に結合されるソース端子、および第 4 接続点 8 1 に結合されるドレイン端子を有する。第 4 接続点 8 1 は、第 1 および第 5 トランジスタ 6 8 および 8 0 のゲートに結合される。第 4 接続点 8 1 は、第 6 N M O S トランジスタ 8 2 のドレインは第 5 接続点 8 3 に接続される。第 6 トラン

同一である。

MOSトランジスタのドレイン-ソース電流 IDSは、トランジスタチャンネルの幅対長さの比に依存している。全く同じにパイアスされた整合トランジスタのソースードレイン電流の大きさ IDSは、トランジスタのチャンネルW/L比をスケールすることによって相対的にスケールされてもよい。たとえば、第5PMOSトランジスタ 800W/Lが第1PMOSトランジスタ 80W/LのN倍に等しい、つまり IDS (5) - NIDS (1) の場合である。

第1および第2直列回路60および79において、第1および第5トランジスタ68および80、第2および第6トランジスタ72および82、第3および第7トランジスタ74および84、および第4および第8トランジスタ78および86は、盤合トランジスタの対である。

V_{CC}端子 5 6 と接地端子 5 8 との間に接続される第 3 直列回路 8 8 は、第 2 図のソースフォロア出力段 5 2 として機能する。第 3 直列回路 8 8

ジスタ 8 2 のゲートは、第 1 接続点 7 0 に結合さ がれる。第 5 接続点 8 3 は、第 7 PMO Sトランジスタ 8 4 のソース端子に結合され、第 7 トラン 3 合 な 4 のドレイン端子は第 6 接続点 8 5 に結合される。第 6 接続点 8 5 は、第 8 NMO Sトランジスタ 8 6 の ソース 端子 は 接 合 され、第 8 トランジスタ 8 6 のソース 端子 は 接 地 端子 5 8 に 結合される。第 6 接続点 8 5 は、第 4 および第 8 トランジスタ 7 8 および 8 6 のゲートに 結合される。

1 C上に製作されるいくつかのMOSトランジスタの特性は、整合されたトランジスタの様々な対応するコンポーネントが同じプロセスステップ中に形成される場合に、しっかりと整合される。たとえば、1つのイオン構成ステップ中すべてのドレインが形成されれば、イオン打込み速度の変動は、整合されたトランジスタのしきい値および利得特性は、ほぼトランジスタのしきい

は、菊9NMOSトランジスタ90を含み、その ドレイン端子はVCC端子56に接続され、かつ そのソース端子は第7接続点92に接続される。 第7接続点92は、第10PMOSトランジスタ 94のソース端子に接続され、そのドレイン端子 は接地端子58に接続される。第9トランジスタ 90のゲートは、第1回路60の第1接続点70 に核続され、したがって第9トランジスタ90の 電圧はV_{REFIN}+V_{TN}に等しい。同様に、 第10トランジスタ94のゲートは、第3回路接 続点76に接続され、かつ第10トランジスタ9 4のゲートでの電圧はV_{REFIN}-V_{TP}に等 しい。第1および第3接続点70および76は第 1 および第2前置増幅器出力(第2図の34およ び36)に対応し、かつ第9および第10トラン ジスタ 9 0 および 9 4 のゲートはソースフォロア 入力 (第2図の48および50) に対応すること に注目されたい。

第9および第10トランジスタ90および94 は、第1回路60で第2および第3トランジスタ 7 2 および 7 4 にそれぞれ整合され、しかもW/ L比は、第 7 接続点 9 2 で高駆動電流を与えるためにスケールアップされる。

コンデンサ C_0 は、第 2 接続点 7 3 を接地端子 5 8 に結合する。コンデンサ C_1 は、 V_{REFI} N 端子 1 6 を第 1 接続点 7 0 に結合する。コンデンサ C_2 は、 V_{REFIN} 端子 1 6 を第 3 接続点 7 6 に結合する。コンデンサ C_3 は、第 5 接続点 8 3 を接地端子 5 8 に結合する。コンデンサ C_4 は、第 1 接続点 7 0 を接地端子 5 8 に結合する。かつコンデンサ C_5 は、第 3 接続点 7 6 を接地端子 5 8 に結合する。

第4直接回路 9 5 は、第4接続点 8 1 を第 6 接 続点 8 5 に結合する。第4直列回路 9 5 は、第 1 1 N M O S トランジスタ 9 6 を含み、そのドレイ ン端子は第4接続点 8 1 に接続され、かつそのソ ース端子は第8接続点 9 7 に接続される。第8接 続点 9 7 は、第12 P M O S トランジスタ 9 8 の ソース端子に接続される。第12トランジスタ 9 8 のドレインは、第6接続点 8 5 に接続される。

かつワット損は、(I_{DS})2 に依存するので、 非常に低い。

サプスレッショウルドバイアスの達成を第5図 に関連して説明するが、これは第3図に描写した 回路の部分の簡略した描写である。好ましい実施 例では、V_{REFIN}はV_{CC}/2に等しい。第 5接続点 8 3 での電圧 V (5) はまた、以下で説 明する理由のためV_{CC}/2に等しい。第1,第 2, 第5, および第6トランジスタ68, 72, 80および82は、カレントミラーを形成するよ うに接続される。すべてのトランジスタが、同一 のW/L比を有すれば、第1および第2回路60 および19を介する柑流は、次の理由のため等し いであろう。第5および第1トランジスタ80お よび68のゲートは第4接続点81に結合され、 かつ両トランジスタのソースはVcc端子56に 結合されるので、第1 および第5 トランジスタの V_{GS} はともに $+V_{TP}$ に等しい。第1および第 5トランジスタ68および80は整合トランジス タの対であるので、第1 および第5 トランジスタ

第3図に描かれた回路の動作を説明する。第1 および第2道列回路60および79のすべてのト ランジスタは、サブスレッショウルド領域で動作 するようにパイアスされる。ゲート/ソース電圧 (Vas) の関数としてのドレイン/ソース電流 (I_{DS})は、第4図に描かれる。1次依存関係 は、実線100aによって描かれる。 I_{DS} は、 V_{GS} が V_{T} より小さいため0であり、 V_{GS} が Vェ以上に増加するにつれて急速に上がる。2次 依存関係は、破線100日によって描かれる。破 線のスケールは、IDSの値が、VGSがVTよ りわずかに小さいため0よりわずかに大きいとい うことを図解するために誇張されている。VGS がVァと等しいまたはわずかに小さいこの領域は、 スレッショウルド領域として規定される。この領 域でのワット損は、Ipsの値が非常に小さく、

6 8 および 8 0 を介するドレインソース電流振幅、 IDS (1) および IDS (5) は、トランジスタのW/L比が等しい場合、ともに等しい。同様に、第 2 および第 6 トランジスタ 7 2 および 8 2 の VGS は、ともに - VTN に等しく、かつ IDS (6) の大きさは等しい。 最後に、第 1 および第 2 トランジスタ 6 8 および 7 2 は直列に接続されるので、 IDS (1) は IDS (2) に等しく、かつ第 5 および第 6 トランジスタ 8 0 および 8 2 は直列に接続されるので、 IDS (5) および IDS (6) は等しい。 最終 枯果は、第 1 および第 2 直列回路 6 0 および 7 9 の 電流は等しいということである。

この発明では、第2および第6トランジスタ 7 2 および82に対するW/L比は等しく、しかも第1トランジスタ 68に対する比は、第5トランジスタ 80に対する比の分数、たとえば 1/4にスケールダウンされる。したがって、 I_{DS} (1)の値=1/4 I_{DS} (5)である。第1および第2トランジスタ 68および 72は直列に接続され、

そのため I_{DS} $(2) = I_{DS}$ (1) = 1/4I \cdot_{DS} (5) である。上で説明したように、第 2 および第 6 トランジスタ 7 2 および 8 2 は、同じW / L 比を有する整合トランジスタであり、かつ同じ V_{GS} を有し、そのため I_{DS} $(4) = I_{DS}$ $(6) = 1/4I_{DS}$ (5) である。かつ、第 5 および第 6 トランジスタ 8 0 および 8 2 は、直列に接続されるため、 I_{DS} $(5) = I_{DS}$ $(6) = 1/4I_{DS}$ (5) である。

したがって、第5図の回路は、フィードバックループを形成し、トランジスタがサブスレッショウルド領域でバイアスされるまで、電流をカレントミラーで減じ続ける。

第 3 図を参照すると、第 1 接続点 7 0 での電圧 V(1) は $V_{REF} + V_{TNS}$ に等しく、ここで V_{TNS} は、第 2 トランジスタ 7 2 がサブスレッショウルド領域でバイアスされることを示すことに注目されたい。同様に、第 3 接続点 7 6 での電圧 V(3) は、 $V_{REF} - V_{TPS}$ である。第 3 図に描かれた実施例では、電圧 V(1) および V

第3接続点73での電圧V(3)は、同じ理由でV_{REFIN}に等しい。

第9および第10トランジスタ90および94は、第1接続点70および第3接続点76にそれぞれ結合されるゲート、およびVREFOUT増子92に結合されるソースを有する。したがってスを合第2トランジスタ72および第9トランジスタ72および第9トランジスタ72および第9カンに、その結果、サブスレッショウルドバイアススにでいたが、サブスレッショウルドバイアススの低のためでは実質的にいかなる電力も放散されるとでは実質のはいかの低のためでは大き、フォロア52は、の高いW/L比のため、ランジスタ90および94の高いW/L比のため、高いソース/シンク電流駆動を提供する。

第5図に描かれた簡略化した回路に関する重要な問題は、V_{CC}のレベルが第1から第2値まで 揺れる場合に表われる。その場合には、第1接続 点70および第3接続点76で生じる前置増幅器 (3) は、前置増幅器段32の出力電圧である。

ソースフォロア段32の第9および第10トランジスク90および94は、第2および第3トランジスタ72および74にそれぞれ整合され、しかも高駆動権流を与えるために、増加したW/L比を有する。

V_{REFOUT}出力端子92での電圧の大きさ は、次の理由のためにV_{REFIN}に等しい。

a) 第9トランジスタ90が導通すれば、

V_{GS}-V_{Gate}-V_{source}-

 $V_{REFIN}^{+}V_{T}^{-}V_{REFOUT}^{\leq}V_{T}$ であり、 V_{TNS} および $V_{TPS}^{}$ の大きさは $V_{T}^{}$ に等しいと仮定される。

b) 第10トランジスタ94が専通すれば、

V_{GS}-V_{Gate}-V_{source}-

V REFIN^{+V}T^{÷V}REFOUT^{≤V}T となり、および

c) 第9および第10トランジスタ90および94がともに導通すれば、次のようになる。

VREFIN = VREFOUT

出力電圧は、中間値で閉じ込められてもよく、かつ REFIN = V C C の値に追従しなででしない。 V C C が 値に対する の 第 1 接続点 7 0 のトラッピングを、第 5 図は な な で で で で が 7 図に関連して 説が 7 図に関連して 説が 7 図に関連して 説が 7 図に関連して 説が 7 図に関連して が 7 図で は、 と C C V の グラフは で が 7 の の の で は 、 い で の の の で は 、 い で が 7 の の の で は 、 い で は で が 7 の の の で は 、 い で は で が 7 の の の で は 、 い で は で が 7 の の の で は で で が 7 の の の で は で 1 い か ら 6 ボルトから 3 ボルト か ら 6 ボルト か ら 3 ボルト か ら 3 ボルト か ら 3 ボルト か ら 3 ボルト か ら 5 ポルト か ら 3 ボルト か ら 5 ポルト か ら 5 で 終れ に い な い で で Y T N S お よ び V C C の 揺れ は 、 時間 T 1 で 開 か つ 時 ロ て 2 で 終了 する。

第 5 図および第 7 図を参照すると、 T_1 から T_2 までの時間期間に、 V_{CC} は 4 ポルトから 6 ポルトまで揺れ、かつ V_{CC} 2 は 2 ポルトから 3 ポルトまで揺れることに注目されたい。 V_{CC} 2 の大きさの変化が V_{CC} の大きさの変化より小さいため、 V_{CC} 2 を表わす曲線の勾配は、 V_{CC}

CCを扱わす曲線の勾配より小さい。上で説明し たように、V (4) はV C C - 1 に等しく、した がってV(4)はVCCと同じ速度で増加する。 VCCの揺れは、第4トランジスタ80での電流 IDS (4) をサプスレッショウルドレベル以上 に増加させ、かつ第4接続点81を充電する。こ の充柢は、V(4)を増加させ、かつ第1トラン ジスタ68をターンオフする。第1トランジスタ 6 8 を介する、結果として生じる電流の流れ I D S (1) は非常に小さいため、第1接続点70は 3ポルト、すなわち最初のVcc/2+1で閉じ 込められて留まる。V (1) が3ボトで、第5接 統点3が2ポルト、すなわちV_{CC}/2値の状態 で、第5トランジスタ82は、サブスレッショウ ルド領域でバイアスされた状態に留まる。この小 さいサプスレッショーウド電流 IDS(5)は、 第4接続点81を放電し、かつ第1接続点70を 閉じ込めないように第1トラジスタ68で方向転 換するのに不十分である。類似の問題は、負のV CCはれの場合に第6接続点85に現われる。

1、および第 5 接続点 8 3 を接地端子 5 6 に結合する C 0 は、第 1 接続点 7 0 を閉じ込めないフィードバックループの部分を形成する。その動作を、第 1 接続点 7 0 が 4 ボルトから 6 ボルトまでの V C C 揺れ中 3 ボルトで閉じ込められる、上述の場合に関して説明する。

 V_{CC} が 4 ボルトから 6 ボルトまで揺れるとき、 V_{CC} 2 は 2 ボルトから 3 ボルトまで揺れ、 コンデンサ C_1 は、 この V_{CC} 2 電圧揺れを第 1 接続点 1 のに部分的に結合する。それゆえに、 V (1) は、 3 ボルト+小さい増分まで増加する。 V (1) の増加は、第 6 トランジスタ 8 2 を介して 電流を増加させ、 かつ 第 4 接続点 8 1 を部分的に 放電する。 第 6 トランジスタ 8 2 を介する 電流は、大きいコンデンサ C_3 によって 吸い込まれる。

第4接続点 8 1 上の電荷の減少は、 V (4) を 5 ボルトから 5 ボルトー小さい増分まで減少させる。この V (4) の減少は、 第1 トランジスタ 6 8 を介する電流を増加させ、かつ第1接続点をより高い電圧まで充電する。この V (1) の増加は、

第3図に描かれた回路は、第4および第6接続 点81および85での電荷形成、および第1およ び第3接続点70および76のトラッピングを防 ぐ2つの機構を含む。第1の機構は、第4直列回 路95によって形成される電荷ボンブ回路である。 第2の機構は、コンデンサC1、C2、およびC 3によって形成される静戦結合回路網である。

まず第3図の電荷ボンブ回路95を参照すると、第11トランジスタ96は、 φ O S C の値がハイになるとき、第4接統点81とコンデンサC6との間で小さい量の電荷を転送する。この電荷はそれから、 φ O S C の値がローになるとき、コンデンサC6から第6接続点85まで転送される。 C 6 の値は、電荷ボンブ回路95を介して流れる電流の平均値が数ナノアンペアのオーダであるように選択される。したがって、全体的な回路の電力放散は、電荷ボンブ回路95の存在によって増加されない。

静電結合回路網を参照すると、 V_{REFIN} 増子16を第1接続点<math>70に結合するコンデンサC

上で説明したフィードバックを続ける。

大きいコンデンサCgは、回路を安定させ、かつ接続点が正しい電圧レベルにあるときフィードパック方法を中止させる。

コンデンサ C_4 および C_5 は、第 1 および第 3 依続点 7 0 および 7 6 を出力電圧揺れの効果から 減結合する。

第7図に描かれた回路は第3図の回路に対応し、第1図の分離段42が追加されている。第7図を 参照すると、第3図に描かれた同一または対応す る回路エレメントは、第7図の同じ参照数字が与 えられている。

第5直列回路102は、前置増幅器32をソースフォロア出力段52に相互に接続する。この第3回路102は、V_{CC}端子58に接続されるソース端子、および第9接続点106に接続されるドレイン端子を有する第13PMOSトランジスク104を含む。第13トランジスク104のゲートは、第4接続点81に結合される。第14NMOSトランジスク108は、第9接続点106

に接続されるドレイン端子、および第10接続点 110に接続されるソース端子を有する。第14 トランジスタ108は、ダイオード構成で接続さ れ、そのゲートは第9接続点106に結合される。 第15PMOSトランジスタ112は、第10接 統点110に接続されるソース端子、および第1 1接続点114に接続されるドレイン端子を有す る。第15トランジスタ112は、ダイオード構 成で接続され、そのゲートは第11接続点114 に結合される。最後に、第16NMOSトランジ スタ116は、第11接続点114に結合される ドレイン端子、および接地端子58に結合される ソース端子を有する。第16トランジスタ116 のゲートは、第6接続点85に結合される。第8 図の第1および第2直列回路60および79の位 置は、第3図の位置に対して置き換えられている ことに注目されたい。

第13および第16トランジスタ104および 116のゲートは、分離段入力(第2図の38お よび40)に対応し、かつ第9および第11接続

合接続点での電圧の大きさは、上述の理由のため V_{REFIN} に等しい。

分離段直列回路 1 0 2 は、第 1 直列回路 7 9 を 反射する。特に、第 9 および第 1 1 接続点 1 0 6 および 1 1 4 は、第 1 および第 3 接続点 7 0 および 7 6 をそれぞれ反射する。第 5 直列回路 1 0 2 のトランジスタの W / L 比の増加したスケールは、 増加した電流を与え、第 9 および第 1 1 接続点 1 0 6 および 1 1 4 を充電し、かつ回路上の V C C 揺れおよび出力の跳ね返りの影響を減じる。

第8図は、このシステムで用いるのに適する、例となる高出力インピーダンス電圧基準発生器の回路図である。PMOSトランジスタ120は、VCC端子56に接続されるソース端子、および接続点122に接続されるドレイン端子を有する。コンデンサC7は、接続点122と接地端子58との間で接続される。NMOSトランジスタ124は、接続点126に接続されるソース端子を有し、かつNMOSトランジスタ128は、接続点

点 1 0 6 および 1 1 4 は、分離段出力 (第 2 図の 4 4 および 4 6) に対応する。この回路では、第 1 および第 3 接続点 7 0 および 7 6 は、前置増幅 器出力 (第 2 図の 3 4 および 3 6) に対応する。

分離段回路102の第13, 第14, 第15, および第16トランジスタ104、108、11 2. および116は、前置増幅器32に第1. 第 2, 第3, および第4トランジスタ68, 72, 74、および78と整合した対を形成する。さら に、第9および第14トランジスタ90および1 08、および第10および第15トランジスタ9 4 および114は、整合した対を形成する。しか しながら、第13. 第14. 第15, および第1 6 トランジスタ 1 0 4 , 1 0 8 , 1 1 2 , および 116のW/L比は、前置増幅器32のトランジ スタに対してスケールアップされ、そのため分離 段回路102により以上の電流が流れる。また、 ソースフォロア回路 8 8 でのトラジスタ 9 0 およ び94のW/L比は、分離段42のトランジスタ からスケールアップされる。第5および第10結

126に接続されるソース増子、および接続点130に接続されるドレイン増子を有する。コンデンサC8は、接続点130と接地増子58との間で接続される。NMOSトランジスタ132は、接続点130に接続されるドレイン増子を有する。インバータ134は、接続点136に接続される人力、およびトランジスタ132のゲートに接続される出力を有する。トランジスタ120.124、および128のゲートは、接続点136に接続される。

動作において、零と V_{CC} との間で交互になる周期的なクロック信号のは、接続点 1.3.6 に与えられる。クロック信号の扱幅が V_{CC} に等しいとき、トランジスタ 1.2.0 および 1.2.8 はオンであり、かつトランジスタ 1.2.4 および 1.2.8 はオフである。その結果、コンデンサ C_{7} は、トランジスタ 1.2.0 を介して 1.2.0 で充電し、かつコンデンサ C_{8} は、トランジスタ 1.3.2 を介して 彼地まで放電する。クロック信号の仮幅が 0 に等し

いとき、トランジスク120および132はターンオフされ、かつトランジスク124および128はオンである。したがって、接続点126は、コンデンサC₇およびC₈に結合される。C₇およびC₈の値は等しくセットされ、そのため接続点126での電圧の和はV_{CC}/2に等しい。接続点126は、高出力インピーダンス電圧基準発生器10の出力端子16に結合される。

この発明を、特定の実施例に関して説明してきた。他の実施例は、当業者に明らかとなろう。 たとえば、この発明を、CMOS技術よりむしろパイポーラで実行してもよい。PNPおよびNPNの整合された対を、上で説明したCMOSおよびNMOSトランジスタの代わりに用いてもよい。 電流スケーリングは、パイポーラトランジスタのベース領域をスケールすることによって成し遂げ

さらに、サプスレッショウルドバイアスは、特定化されたトランジスタのW/L比をスケールすることによって成し遂げられる。しかしながら、

グラフである。

第5図は、第3図に描かれた回路の部分の回路 図である。

第 6 図は、 V _{C C} 揺れの効果を図解するタイミング図である。

第7図は、分離段を含むこの発明の実施例の回 路図である。

第8図は、高出力インピーダンスオンチップ電 圧基準発生器の振略図である。

図において、10は電圧基準発生器、12は電圧源、14は電圧基準出力インピーダンス、16は基準ソース出力端子、18は負荷抵抗器、20は負荷コンデンサ、30および90は入力、32はCMOS前置増幅器、34および36は前置増幅器出力、38,40,48および50は入力端子、44,46および54は出力端子、42は分離段、52はソースフォロア出力段、56はVCC端子、58は接地端子、60,79,88,95および102は直列回路、70,73,76.81,83,85,92,97,106,110.

これらのW/L比は、フィードバックが電流を減 じている間、任意にスケールされてもよい。

さらに、 V_{REFIN} は V_{CC} /2に等しくセットされたが、しかしなから V_{REFIN} は、 V_{TP} の絶対値と V_{CC} - V_{TN} との間のいかなる値をとってもよい。

またさらに、電荷転送回路は、電荷ポンプである必要はなく、しかも回路は、大きい抵抗器にならないだろう。

したがって、前掲の特許請求の範囲によって示されるものを除いてこの発明を制限することを意 図していない。

4. 図面の簡単な説明

第1図は、高出力インピーダンス電圧基準発生 器の概略図である。

第2図は、この発明の実施例のブロック図であ み-

第3図は、この発明の好ましい実施例の回路図 である。


第4図は、1_{DS}のV_{GS}への依存関係を描く

1 1 4. 1 2 2. 1 2 6. 1 3 0 および 1 3 6 は 核缺点、6 8. 7 4. 8 0. 8 4. 8 6. 9 4. 9 8. 1 0 4. 1 1 2. 1 1 6 および 1 2 0 は P MOSトランジスタ、7 2. 8 2. 9 0. 9 6. 1 0 8. 1 2 4. 1 2 8 および 1 3 2 は N M O S トランジスタ、1 3 4 はインバータである。

特許出願人 アドバンスト・マイクロ・ディバ イシズ・インコーポレーテッド

代 理 人 弁理士 藻 見 久 邸 (ほか**2名**)









FIG. 2



--90--

